IAS0150 Digitaalsüsteemid
Kursuse/teemade ülevaade
-
Ülevaade saamine digitaalsüsteemidest ja disaini põhietappidest. Loogikafunktsioonide süsteemide teisendamine, optimeerimine ja realiseerimine ette antud tehnoloogiat kasutades. Mäluga süsteemid ning juht- ja operatsioonautomaadid, nende teisendamine, optimeerimine ja realiseerimine. Digitaalsüsteemide arhitektuuride projekteerimine ja optimeerimine. Arvusüsteemid, esitamine digitaalsüsteemides. Peamiste aritmeetikaoperatsioonide ja -algoritmide realiseerimine digitaalsüsteemina. Ülevaade digitaalsüsteemide modelleerimise alustest. Tutvumine riistvara kirjelduskeelega VHDL, selle kasutamine digitaalsüsteemide modelleerimisel.
Ainekaart ÕIS-s - http://ois.ttu.ee/aine/IAS0150
-
Sissejuhatus. Diskreetne matemaatika (kordamine). Graafiteooria alused.
-
Arvusüsteemid ja teisendused. Loogikafunktsioonide esitamine, teisendamine ja lihtsustamine.
-
Arvusüsteemid ja teisendused. Loogikafunktsioonide süsteemi minimeerimine. Kodutöö #1.
-
Negatiivsete arvude esitamine. Modelleerimise alused. Riistvara kirjelduskeel VHDL.
-
Negatiivsete arvude esitamine. Riistvara kirjelduskeel VHDL. Funktsioonide süsteemi minimeerimine (espresso).
-
Ujukomaarvud / ujupunktarvud. Mitmetasemelised skeemid, nende optimeerimine.
-
Ujukomaarvud / ujupunktarvud. Viite mudel & optimeerimine.
-
Digitaalsüsteemide struktuur, juhtautomaat. Test #1. Kodutöö #1 - simuleerimine ja silumine. Konsultatsioon.
-
Testi tohib ainult klassis sooritada!
Testis on kasutatud Peeter Ellervee praktikumide materjale:
- Sissejuhatus. Digitaalsüsteemid.
- Loogikafunktsioonide süsteemi täpne ja heuristiline minimeerimine.
- Mitmetasemeline loogikafunktsioonide minimeerimine.
- Riistvara kirjelduskeel VHDL.
- Viite mudel ja optimeerimine.
- Lisaks küsimused praktikumides käsitletud VHDL keele süntaksi kohta.
-
-
Aritmeetikatehete realiseerimine. Kodutöö #1 - konsultatsioon ja silumine. Test #2 konsultatsioon.
-
Korrutusalgoritmid. Kodutöö #2 - ülesanne. Test #2 konsultatsioon. Kodutöö #1 - konsultatsioon ja silumine, süntees (FPGA).
- 1. kodutöö esitamise tähtaeg, test 2 sulgub - 9. aprill.
- 1. kodutöö esitamise tähtaeg, test 2 sulgub - 9. aprill.
-
Jagamisalgoritmid. Juhtautomaadi süntees.
-
Ujukomatehete realiseerimine. Digitaalsüsteemide struktuuri loomine.
-
Füüsikalise taseme projekteerimine. Kodutöö #2 - modelleerimine.
-
Digitaalsüsteemide struktuuri optimeerimine. Trükkplaatide projekteerimine.
-
Automaatide optimeerimine. Testitavuse alused. Trükkplaatide projekteerimine (järg).
- 2. kodutöö esitamise tähtaeg - 14. mai.
-
Automaatide optimeerimine, testitavus. Test #4.
Test 3 sulgub - 20. mai.
-
Kiibi disain Lehekülg
-
Salvestus kahjuks katkes poole loengu pealt.